UALink（Ultra Accelerator Link）联盟近日宣布推出四项新一代加速器互连技术规范，旨在应对人工智能领域快速增长的计算需求，为行业提供更高效、灵活的互连解决方案。
此次发布的规范中，UALink通用规范2.0首次引入网络内计算功能，允许加速器在数据传输过程中直接完成部分计算任务，从而减少数据搬运带来的延迟。这一改进特别适用于分布式训练和推理场景，能够显著提升多节点系统的扩展效率，同时优化带宽利用率。该规范还针对复杂工作负载环境进行了优化，确保系统在处理多样化AI任务时保持稳定性能。
为适应行业对高速互连技术的快速迭代需求，UALink 200G数据链路和物理层（DL/PL）规范2.0被独立设计。通过将物理层标准与其他协议解耦，芯片厂商可以单独升级物理接口或传输速率，而无需修改整个系统架构。这种模块化设计不仅缩短了技术落地周期，也为未来更高带宽的互连方案预留了升级空间。
在系统管理方面，UALink可管理性规范1.0构建了集中式控制平面，采用gNMI、Yang、SAI和Redfish等开放标准协议，实现跨厂商设备的统一管理。该规范通过标准化API接口，简化了网络配置、监控和故障排查流程，有助于降低大规模AI集群的运维复杂度。
针对芯粒（Chiplet）技术趋势，UALink芯粒规范1.0定义了接口标准、封装尺寸和流控制机制等关键参数，确保不同厂商的芯粒能够无缝集成。该规范完全兼容UCIe 3.0标准，为基于芯粒的SoC设计提供了清晰的互连路径，有助于加速异构计算架构的商业化进程。
UALink联盟董事会主席Kurtis Bowman表示，传统互连技术的更新速度已难以匹配AI工作负载的演进节奏。此次规范更新通过模块化设计和开放标准，为行业提供了更具前瞻性的技术框架。联盟将持续推动互连技术与AI生态的协同发展，帮助企业更快将创新方案推向市场。
