在IEEE国际电子器件会议IEDM 2024的盛大舞台上，Intel代工向全球科技界亮出了其在半导体工艺领域的四张王牌，这些创新成果不仅代表了Intel在推进四年五个工艺节点计划上的坚实步伐，更为实现2030年前在单芯片上集成1万亿个晶体管的宏伟蓝图奠定了坚实基础。
首先登场的是减成法钌互连技术，这是一项革命性的突破，它摒弃了传统的铜镶嵌工艺，转而采用新型金属化材料——钌。结合薄膜电阻率和空气间隙的巧妙设计，该技术在微缩互连方面取得了显著进步。当间距缩小至25纳米及以下时，通过引入空气间隙，该技术能够大幅降低线间电容，最高可达25%。这一创新不仅具备量产的可行性和成本效益，更预示着它将在未来的Intel代工制程节点中扮演重要角色。
紧接着，Intel展示了选择性层转移（SLT）技术，这是一项异构集成的解决方案，其独特之处在于能够以前所未有的灵活性集成超薄芯粒。相较于传统的芯片到晶圆键合技术，SLT技术能够显著减小芯片尺寸，提高纵横比，并将芯片封装中的吞吐量提升高达100倍。结合混合键合或融合键合工艺，SLT技术能够封装来自不同晶圆的芯粒，从而大幅提升功能密度，为异构集成开辟了新的道路。
在晶体管领域，Intel代工同样带来了令人瞩目的创新——硅基RibbonFET CMOS晶体管。这款晶体管的栅极长度仅为6纳米，不仅在大幅缩短栅极长度、减少沟道厚度方面取得了显著成果，更在抑制短沟道效应和提升性能方面达到了业界领先水平。这一突破为摩尔定律的延续提供了关键支撑，也为未来更短栅极长度的晶体管研发铺平了道路。
Intel代工还在2D GAA晶体管的栅氧化层技术上取得了重要突破。为了加速GAA技术的创新步伐，Intel展示了在2D GAA NMOS和PMOS晶体管制造方面的研究成果，特别是在栅氧化层模块的研发上取得了显著进展。这一技术成功地将晶体管的栅极长度缩小到了30纳米，为微缩化进程注入了新的活力。同时，Intel在2D TMD（过渡金属二硫化物）研究方面也取得了新进展，未来有望取代硅成为先进晶体管工艺的新材料。
除了上述四大创新成果外，Intel代工还在300毫米GaN（氮化镓）领域持续推进开拓性研究。在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，Intel成功制造了业界领先的高性能微缩增强型GaN MOSHEMT。这一创新不仅有助于减少信号损失、提高信号线性度，还提供了基于衬底背部处理的先进集成方案，为GaN技术的应用开辟了更广阔的空间。
